| 0 |
|
За повідомленням TSMC, компанія планує представити свій 1,6-нм техпроцес A16 до кінця 2026 року з нормою IEEE для своєї технології 3Dblox.
Захід Open Innovation Platform (OIP) у Нідерландах цього тижня показав, що 2-нм техпроцес буде запущено у виробництво у 2025 році після ранніх спроб цьогоріч, із варіантом під назвою N2P nanoFlex із можливістю використання коротких стандартних комірок для меншої площі та більшої енергоефективності або високих комірок для більшої продуктивності.
Це дасть приріст енергоефективності на 12% порівняно з базовим 2-нм техпроцесом, тоді як A16 дасть приріст на 30% за тієї самої щільності, що й N2 nanoFlex. І TSMC, і Intel детально розкажуть про свої 2-нм технології на конференції IEDM у грудні.
Для N2 і N2 nanoflex розробили нові алгоритми розміщення і маршрутизації, а в A16 додали «шину суперживлення» (SPR) для забезпечення живлення із заднього боку пластини для AI та високопродуктивних чипів. Це також потребуватиме додаткової оптимізації P&R в інструментах EDA від Synopsys і Cadence Design Systems.
Наразі триває розгляд запиту на дозвіл проєкту зі стандартизації 3Dblox під номером IEEE P3537, а офіційне оголошення очікується до грудня 2024 року. Також було внесено низку удосконалень у процес.
Cadence має повний потік проєктування для A16, а інструменти багатофізичного аналізу від Ansys є ключовими для потоку проєктування від Synopsys, яка перебуває в процесі придбання Ansys.
3D-система на інтегральних мікросхемах (SoIC) буде ключовою для 2-нм і 16A проєктів, каже TSMC.
«Ми стоїмо на порозі ери AI, коли в центрах оброблення даних виникне величезний попит на високопродуктивні чипи зі штучним інтелектом», - каже Ден Кочпатчарін (Dan Kochpatcharin), голова підрозділу з управління екосистемами та альянсами TSMC. «Ми використовуємо AI і машинне навчання для значного підвищення продуктивності проєктування 3D IC та оптимізації потужності, продуктивності, площі (PPA) і якості результатів (QoR)».
«2-нм технологія TSMC забезпечує чудову продуктивність і енергоефективність, а також 3DFabric, що сприяє інноваціям Socionext у сфері 3D IC і дає змогу пропонувати масштабовані рішення для різних застосунків, включно з центрами оброблення даних, інфраструктурою 5G/6G і прикордонними обчисленнями. Технології TSMC та її велика екосистема допомагають Socionext значно скоротити час виведення конкурентоспроможних продуктів на ринок», - сказав Хісато Йошида (Hisato Yoshida), заступник президента і глава групи глобальних розробок Socionext.
У 2,5D-техпроцес CoWoS будуть інтегровані вдосконалені мікросхеми 3D-стекінгу для обчислень AI наступного покоління, а 9-ракурсний CoWoS з SoIC і 12 мікросхемами пам'яті HBM4 буде готовий до 2027 року, порівняно з 5,5-ракурсними пристроями, які використовують 2-нм і 3-нм мікросхеми, у 2025 році.
«У вересні 2024 року Broadcom завершила успішне впровадження першого в галузі 3D SoIC, що працює за принципом «обличчям до обличчя». У цьому пристрої використовують 5-нм техпроцес TSMC, технології 3D-стекінгу та пакування CoWoS, що дають змогу об'єднати 9 чипів і 6 стеків HBM у великому корпусі. Це відкриває шлях для низки серійних 3D-SoIC, які очікуються у 2025 році. Broadcom продовжує використовувати 3Dblox, що є позитивним моментом у забезпеченні сумісності інструментів EDA під час проєктування 3D IC», - наголосив Грег Дікс (Greg Dix), віцепрезидент із досліджень і розробок, підрозділ ASIC продуктів, Broadcom.
Остання версія 3Dblox отримала подальший розвиток для ефективного розв'язання задач проєктування великих 3D IC з можливостями раннього планування.
Системи штучного інтелекту EDA можуть повністю дослідити електричний і фізичний простір проєктування, а складний проєкт 3D IC може бути ефективно й успішно розділений на окремі проєкти 2D IC для досягнення максимальної продуктивності. Тепловий зв'язок означає, що в системі 3D IC існує сильніша залежність між часовими характеристиками, потужністю, електроміграцією/ інфрачервоним падінням (EMIR) і тепловим аналізом. Мультифізичний аналіз значно скорочує зусилля з налаштування завдяки плавній інтеграції декількох аналітичних движків в одну базу даних, що спрощує передачу даних і забезпечує точний контроль збіжності.
Обертання, переворот і проєктування чиплетів - складний процес, який може ускладнити DRC (Design Rule Check) у 3D-контексті. Ця нова функція визначає ключові правила 3D-планування, які необхідні для правильного плану рівня, тим самим ефективно відокремлюючи планування від перевірки остаточної реалізації.
У міру зростання розмірів 3D-інтеграції для контролю процесу потрібно все більше міток вирівнювання. TSMC дає змогу повністю автоматизувати процес коригування під час побудови, що позбавляє від необхідності обчислювати координати кожної мітки суміщення під час повороту, перевороту, проєктування або оптичного зменшення чиплета. Цей новий підхід значно спростив процес вставки міток суміщення.
У галузі відсутні загальні протоколи на ранній стадії спільного проєктування мікросхем і корпусів. Формат 3Dblox Common Constraint Format усуває цю прогалину, надаючи формальне визначення необхідних обмежень для полегшення точної комунікації між командами та забезпечення швидкого зближення правил пакування та інтеграції.
TSMC спільно з партнерами застосовує генеративний штучний інтелект для підвищення продуктивності проєктування, використовуючи великі мовні моделі (LLM) для робочого процесу, сценарію потоку асистента запуску та проєктування й налагодження на рівні регістрів і трансферів (RTL), а також для запитів до інструменту асистента знань і потоку використання. Такий підхід дає змогу значно підвищити продуктивність проєктування, прискорюючи процес від ідеї до успішного проєкту.
Компанія також співпрацює з партнерами з автоматизації проєктування електронних пристроїв (EDA) для застосування AI в проєктних роботах з оптимізації металевих схем цифрових пристроїв, оптимізації бібліотек комірок і налаштувань EDA, міграції аналогових пристроїв, оптимізації аналогових схем і дослідження простору проєктування 3D IC. Керований штучним інтелектом робочий процес спрощує процес планування рівня для оптимізації теплової, сигнальної та силової цілісності, тим самим максимізуючи продуктивність системи та QoR.
«Наша співпраця з TSMC у сфері передових кремнієвих рішень для розроблених в AWS чипів Nitro, Graviton, Trainium і Inferentia дає нам змогу розширювати межі передових технологічних процесів і пакувальних технологій, забезпечуючи нашим клієнтам найкращу цінову продуктивність практично для будь-яких робочих навантажень, які виконують в AWS», - сказав Гері Сіладьї (Gary Szilagyi), віцепрезидент дочірньої компанії Amazon із розроблення чипів Annapurna Labs.
«Ці підходи - лише кілька прикладів того, як ми тісно співпрацюємо з нашими партнерами з OIP, щоб забезпечити майбутнє чіпів зі штучним інтелектом, починаючи з міграції аналогового дизайну і закінчуючи дослідженням простору проєктування 3D IC», - зазначив Ден Кочпатчарін.
Комп’ютерний розум: генеративний штучний інтелект у рішеннях AWS
| 0 |
|
