| 0 |
|
Південнокорейська дослідницька група під керівництвом професора Сок Кіма (Seok Kim) та аспіранта Ухьон Кіма (Uhyeon Kim) з кафедри машинобудування Пхоханського університету науки та технологій (POSTECH), у співпраці з доктором Хохьон Кином (Hohyun Keum) із Корейського інституту промислових технологій (KITECH), розробила технологію вертикального пакування мікросхем. Новий метод дозволяє стабільно та без деформацій укладати один на одного більш як десять ультратонких чипів.
Результати цього дослідження, які обіцяють збільшити щільність інтеграції пам'яті майже вчетверо порівняно з сучасними комерційними зразками HBM, були опубліковані в міжнародному інженерному журналі Results in Engineering.
Сучасні сервіси штучного інтелекту, такі як генератори зображень, безпілотні авто чи великі мовні моделі типу ChatGPT, вимагають обробки колосальних масивів даних на шаленій швидкості. Оскільки площа друкованих плат у пристроях обмежена, розробники більше не розширюють чипи вшир, а будують їх вгору. Високосмугова пам'ять (HBM), яка є серцем AI-прискорювачів, створюється саме методом вертикального стекінгу (накладання) шарів пам'яті.
Проте, коли товщина кремнієвої пластини зменшується до кількох десятків мікрометрів, вона стає крихкою та нестабільною. Якщо стопка товстого картону тримає форму ідеально, то шари найтоншого рисового паперу легко зминаються і зміщуються. Традиційні методи пакування, такі як flip-chip або шліфування на пластинах-носіях, призводять до тріщин, деформацій та викривлення геометрії чипа, якщо його товщина падає нижче критичної позначки.
Південнокорейські науковці змогли розв'язати цю проблему, об'єднавши два складні процеси в одну технологічну платформу. Трансферний друк (Transfer Printing) - метод, який філігранно захоплює і переносить крихкий чип у потрібну точку. Та миттєве спаювання (In-situ Bonding) - процес, що формує металеві з'єднання та електричні контакти безпосередньо в момент перенесення чипа.
Для перевірки концепції команда виготовила тестові ультратонкі кремнієві чипи товщиною 14 мкм. Кожен елемент мав як вертикальні канали для передачі сигналів крізь кристал, так і латеральну розводку, що робило їх ідеальними для багатошарових «сендвічів».
У результаті вчені успішно об'єднали понад десять шарів за рекордно низьких умов: температура процесу не перевищувала 180°C, а тиск — 20 кПа. Навіть після багаторазового нашарування похибки мікроскопічного вирівнювання виявилися мінімальними, а структурне викривлення вдалося повністю заблокувати. Щільність інтеграції (співвідношення кількості шарів до загальної товщини готового пакування) виявилася в 4 рази вищою, ніж у наявних на ринку 12-шарових структур HBM. Тепер в аналогічний вертикальний габарит можна помістити значно більше чипів.
Комерціалізація цієї технології здатна здійснити переворот на ринку заліза для штучного інтелекту, радикально збільшивши обчислювальний потенціал платформ у межах того самого простору дата-центру. Окрім пам'яті типу HBM, методика може знайти застосування у гетерогенній інтеграції на базі чиплетів та у виробництві мікро-LED дисплеїв наступного покоління.
«Завдяки досягненню щільності інтеграції, що приблизно вчетверо перевищує чинні технології HBM, ми очікуємо, що наша розробка стане базовим інструментом для майбутніх високопродуктивних AI-напівпровідників та передових систем пам'яті», - наголосив професор Сок Кім із POSTECH.
Доктор Хохьон Кин із KITECH додав, що розроблені технології ультраточного мікрометричного вирівнювання та термопресування найближчим часом можуть бути масштабовані на ширший спектр напівпровідникового виробництва. Дослідження отримало офіційну фінансову підтримку Національного дослідного фонду (NRF) Кореї в межах державних програм розвитку AI.
Стратегія охолодження ЦОД для епохи AI
| 0 |
|
