PCI Express 3.0 задерживается

На днях стало известно, что PCI Special Interest Group одобрила версию 0.71 спецификации PCI Express 3.0, главной особенностью которой является увеличенная производительность, которая составит 8 GigaTransfers/s .

Ожидается, что первые тесты на совместимость с новой версией PCI Express начнутся уже в 2011 году, почти на год позже первоначально запланированного срока. Впрочем, думается, что это опоздание не критично, так как реальных применений для такой высокой пропускной способности пока что нет. Зато на подходе такие «прожорливые клиенты» как например 40 и 100 Gbit/s Ethernet, спецификации только недавно были финализированы. Впрочем, есть еще геймерские видеоадаптеры, флэш-память, не говоря уже про Infiniband, тоже готовые поучаствовать в разделе полосы пропускания системы.

Но задержка на год была обусловлена вовсе не леностью участников PCI SIG, а проблемами, связанными с реализацией этой спецификации. Так в указанном выше документе было утверждено, что в сигнальных цепях должно производиться согласование тактовой частоты с использованием особой последовательности операций: хотя бы один этап уравнивания в обратной связи (decision feedback equalization, DFE) в приемнике и три – линейного выравнивания (continuous linear equalization) в передатчике.

Не уверен, что детали реализации слишком важны для читателей, а приведены они были только с одной целью проиллюстрировать внутреннюю кухню разработки и возможные несовместимости с ней. Так, например, не дождавшись финальной версии, компания Gennum анонсировала выпуск в 2009 своего чипа контроллера с поддержкой физического PCIe 3.0, где используется пятиступенчатый DFE. Что и говорить, по мере выхода на все более высокие значения пропускной способности усложнение цепей идет в геометрической прогрессии. Для сравнения в первой версии PCI Express с пропускной способностью 2,5 ГГц было достаточно всего одного этапа уравнивания, а в PCI-E 2.0 ГГц уже использовалось два. Кроме того, в новой версии используется более надежное кодирование: на место схеме 8b/10b пришел более эффективный метод 128b/130b.

На частоте 8 ГГц уже играет существенную роль и сам физический канал передачи сигнала, поэтому PCI SIG утвердит перечень параметров, которые должны быть обеспечены в физической реализации, и специальные средства тестирования с открытой лицензией, дабы производители были уверены, что их продукты точно соответствуют требованиям спецификации.

Впрочем, секретарь PCI SIG Рамин Нешати (Ramin Neshati) говорит, что между редакциями под номерами 0.7 и 0.9 еще могут быть внесены существенные правки, поэтому вендорам не стоит торопиться и дождаться хотя бы версии 0.9. После нее обычно уже не бывает каких-то серьезных редакций документа, способных повлиять на физическую реализацию чипа.

Интересно, увидим мы PCI 3.0 в платформах той же Intel, сотрудником которой является Рамин Нешати? Общаясь с председателем другой группы – USB IF – которой тоже является сотрудником Intel я тоже слышал, что спецификация USB 3.0 обязательно будет в следующих версиях чипсетов Intel (он это якобы знает из внутренней кухни компании), но пока никаких предпосылок тому нет. А сама Intel говорит о перспективах Light Peak (оптического межсоединения). Так что, как говорится, «поживем-увидим»…