ISSCC 2006 – смотр достижений твердотельной микроэлектроники

2 март, 2006 - 00:00Леонід Бараш

В Сан-Франциско (штат Калифорния) с 5 по 9 февраля проходила Международная конференция по твердотельным схемам (International Solid State Circuits Conference – ISSCC), традиционно являющаяся форумом, на котором демонстрируются последние достижения в области полупроводниковых технологий.

Прежде чем переходить к некоторым конкретным презентациям, окинем беглым взглядом тематику конференции в целом.

Сегодня, когда основной упор делается на мобильные коммуникации и электронные развлечения, ни для кого не оказалось сюрпризом, что основными темами на ISSCC были беспроводная связь, мобильность и мультимедиа.

Конференция открылась тремя пленарными заседаниями. Доктор Тзе-чиан Чен (Tze-chiang Chen), вице-президент отдела науки и технологии при исследовательском центре IBM имени Томаса Дж. Уотсона и IBM Fellow, представил свои соображения и прогнозы на тему «Куда идет КМОП»; член совета директоров Infineon Technologies Герман Эул (Hermann Eul) остановился на разработках интегральных схем для мобильных мультимедиакоммуникаций, а доклад президента и исполнительного директора Sony Computer Entertainment Кена Кутараги (Ken Kutaragi) был посвящен будущему вычислений в области электронных развлечений в режиме реального времени.

Большая часть сессий (восемь) была посвящена теме беспроводных коммуникаций. Они включали UWB, СБИС GSM/GPRS для сотовых телефонов, одночиповые устройства для сетей стандартов 802.11a/b/g, решения для ZigBee, в которых физический и радиоуровень объединены на одной микросхеме.

Программа конференции была достаточно обширной и охватывала, в частности, достижения в области микропроцессоров, памяти, меток RFID и многое другое. По понятным причинам, первыми для нашего краткого обзора основных новостей ISSCC мы выберем...

... процессоры

Некоторую предварительную информацию о чипе следующего поколения Power6 представила IBM. Из ряда документов, опубликованных на конференции, можно сделать выводы, что он будет изготовляться по техпроцессу 65 нм и работать на тактовых частотах выше 4 GHz. Говорят, что Power6 будет иметь несколько ядер, модульно-ассоциативный дизайн с двухстадийным конвейером, поддерживающим две независимые операции чтения и одну записи на один цикл. В процессоре реализуют ряд инноваций, в том числе и кремний на изоляторе (SOI). Так, расположив под слоем полупроводника изолятор толщиной менее 500 атомов, конструкторам удалось изменить свойства кремния и повысить производительность чипа.

AMD продемонстрировала новый двухъядерный микропроцессор семейства Opteron, поддерживающий технологию виртуализации, известную под названием Pacifica. Кстати, компания намерена к середине текущего года реализовать поддержку Pacifica во всех своих новых процессорах для настольных компьютеров и серверов.

Чип изготовляется по частично-обедненной (partially-depleted) технологии SOI с уровнем детализации 90 нм. Он содержит два ядра Hammer и встроенный контроллер памяти DDR2. По информации разработчика, тактовая частота процессора составляет 2,6 GHz, рабочее напряжение – 1,35 В, а потребляемая мощность – до 95 Вт.

Стала доступна некоторая информация и о новых серверных процессорах Xeon, известных под кодовым названием Tulsa. Они будут иметь два ядра и 16 MB общей кэш-памяти L3, изготовляться по 65-нанометровому техпроцессу, содержать около 1328 млн транзисторов, работать на тактовой частоте 3,4 GHz и рассеивать мощность до 150 Вт. В Xeon Tulsa также планируется реализовать технологию виртуализации и систему Pellston, обеспечивающую работоспособность при отказе кэш-памяти.

Интересную разработку представили ARM и Handshake Solution NV. Это первый асинхронный процессор без тактового генератора, базирующийся на ядре ARM9. Поскольку он не потребляет энергии, когда неактивен, такой процессор может значительно продлить жизнь аккумуляторов по сравнению с тактируемыми эквивалентами. Другим его преимуществом является хорошая электромагнитная совместимость вследствие диффузной природы цифровых переносов внутри чипа. Наиболее привлекательными областями применения для разработанного чипа являются автомобильная промышленность, медицина, в общем, те, где необходимы глубоко встраиваемые системы управления.

Классическим примером, характеризующим полупроводниковый форум, была презентация экспериментального чипа с асинхронным массивом процессоров (Asynchronous Array of Simple Processors – AsAP), разработанного исследовательской группой из Университета Калифорнии (Davis), которую возглавляет доцент Биван Баас (Bevan Baas). Последняя версия содержала 36 программируемых процессоров в одном чипе, каждый из них имел свой собственный тактовый генератор и работал полностью асинхронно по отношению к остальным. Соединялись процессоры с помощью реконфигурируемой ячеистой сети. Чип был изготовлен по технологии КМОП 180 нм и работал на частоте 475 MHz. Все процессоры имели локальную память, в которой могли храниться 64 команды и 128 слов данных, содержал 16-разрядное АЛУ, 40-разрядный сумматор и выполняли за один цикл умножение двух 16-битовых слов. При этом каждый из них потреблял всего 32 мВт. Чип ориентирован на приложения по цифровой обработке сигналов.

С этой разработкой перекликается анонсированный Renesas Technology процессор для массового параллелизма, базирующийся на матричной архитектуре. Программируемое устройство содержит 2048 тесно связанных процессорных элементов и 1 Mb SRAM. Его предполагаемая производительность составляет 40 GOPS (Giga Operations Per Second). Планируется, что этот чип сможет заменить аппаратную логику и DSP при выполнении таких сложных вычислений, как быстрое преобразование Фурье, свертка и операции суммирования абсолютных разностей.

Память

Много перспективных разработок было представлено и в области памяти. Двигаясь навстречу «ультрадинамическому масштабированию напряжения», которое производители намерены реализовать в будущих СБИС, TI и MIT привели описание SRAM, анонсированную ими как устройство с наименьшим в индустрии рабочим напряжением. Чип имеет объем 256 Kb и изготовлен по технологическому процессу 65 нм, при этом на одну битовую ячейку приходится 10 транзисторов. Используя предложенную MIT технику ультрадинамического масштабирования напряжения, при 0,4 В удалось снизить мощность до 400 мВ и достичь субпороговой утечки в 2,25 раз ниже, чем у шеститранзисторных аналогов, функционирующих при 0,6 В.

О разработке чипов магниторезистивной памяти (Magnetoresistive Random Access Memory – MRAM), которая по состоянию на текущий момент показывает самые высокие характеристики в своем классе, объявили компании Toshiba и NEC.

Новая микросхема MRAM имеет объем 16 Mb, скорость чтения/записи 200 MBps и при этом работает при низком энергопотреблении (напряжение 1,8 В).

Основной проблемой MRAM до недавнего времени было повышение скорости чтения. Дело в том, что ток схемы возбуждения, генерирующей магнитное поле для записи, плохо сказывается на операциях чтения из ячейки памяти. Новая MRAM имеет улучшенную схему цепей, в которой токи записи и чтения разветвлены, что в итоге обеспечило повышение скорости операций чтения.

Это также позволило уменьшить приблизительно на 38% эквивалентное сопротивление в цепях. В результате скорости чтения/записи удалось повысить до 200 MBps, а время цикла регенерации снизить до 34 нс. Подчеркивается, что такая производительность была достигнута при рабочем напряжении 1,8 В, которое сегодня является самым распространенным в мобильных устройствах.

Наряду с этим удалось также сократить размеры процессора – последняя разработка Toshiba и NEC имеет площадь 78,7 кв. мм, что почти на 30% меньше чипов без предложенного улучшения схем питания. Основным ее преимуществом является отсутствие сброса данных после его выключения. Предполагается, что MRAM станет памятью следующего поколения.

В разработках же сегнетоэлектрической RAM (FeRAM) лидирует Toshiba. Она объявила о создании самой быстрой памяти этого типа, которая к тому же имеет и самую плотную упаковку ячеек. Новый чип повысил ее максимальный объем до 64 Mb, а скорости операций чтения/записи – до 200 MBps. Память изготовляется по технологии КМОП 130 нм и базируется на фирменной архитектуре компании chainFeRAM, которая значительно уменьшает объем ячейки. FeRAM сочетает в себе скоростные характеристики DRAM и SRAM и подобно флэш-памяти способна сохранять данные при отключении питания. Эти ее свойства притягивают внимание полупроводниковой индустрии.

Беспроводные технологии

Рис. 1 Самый миниатюрный чип RFID, разработанный компанией Hitachi

Рис. 2 RFID компании Philips может быть напечатан прямо на пластиковой подложке

Hitachi объявила о разработке и испытании микросхем для RFID размером 0,15×0,15 мкм при толщине 7,5 мкм (рис. 1). На сегодняшний день это самые миниатюрные RFID-устройства. Ранее компания уже предлагала продукты с тем же уровнем функциональности под названием «µ-Chip», но их размер составлял 0,4×0,4 мм. Прогресс в создании RFID-чипов был достигнут благодаря использованию технологии SOI. По сравнению с устройствами предыдущего поколения площадь новых процессоров удалось сократить почти вчетверо, а их толщину – в восемь раз.

Еще одно интересное решение в данной области предложила Philips. Ее полнофункциональный радиоидентификатор, работающий на частоте 13,56 MHz, всецело базируется на пластиковой электронике. В отличие от традиционных RFID-меток на кремнии устройство может быть напечатано вместе с антенной прямо на пластиковой подложке (рис. 2).

Intel представила одночиповую реализацию технологии MIMO для беспроводных сетей стандарта 802.11n, обеспечивающего полосу пропускания 108 Mbps. Микросхема, которая содержит два радиоустройства и связанные с ними усилители, реализована на кристалле КМОП и объявлена как «первое радиоустройство КМОП MIMO». Создание усилителей мощности на КМОП является довольно трудным, но это позволило получить инверторы с относительно низким импедансом. Другие компании разрабатывают чипсеты для MIMO, базирующиеся на кремний-германиевой технологии.

Сотрудникам IBM Research удалось создать миниатюрный недорогой чипсет, который позволит, по их заявлению, осуществлять беспроводную приемопередачу данных в 10 раз быстрее, чем в современных сетях Wi-Fi.

Микросхема изготовлена на основе кремний-германиевой полупроводниковой технологии. Она использует для обмена информацией нелицензируемый радиодиапазон 30–300 GHz, более пригодный для интенсивной передачи больших объемов данных, например цифрового видео высокой четкости.

Прежние попытки освоить миллиметровый диапазон приводили к созданию громоздких дорогостоящих решений. Устройство, сконструированное в IBM, отличается высокой степенью интеграции компонентов (включая сам чипсет и антенны) в миниатюрном корпусе размером с монету. Несколько производителей электронной техники уже изучают возможности коммерческого использования чипсета IBM. Одним из наиболее реальных его применений могут стать беспроводные персональные сети PAN (Personal Area Network), поддерживающие пропускную способность гигабитового уровня на расстояниях до 10 м.

Любопытную разработку представили исследователи из IMEC – импульсный ультраширокополосный (UWB) приемник, который позволяет строить так называемые беспроводные сети, локализованные на теле человека (wireless body-area networks). Группа сделала важный шаг навстречу реализации своей цели – развития ряда технологий, дающих возможность создавать носимые сверхнизкомощные сети для коммуникаций на расстоянии от 1 до 3 м.

Импульсный UWB-приемник изготовлен по технологии КМОП 0,18 мкм, работает в диапазоне частот 3–5 GHz, потребляет ток 16 мА и может передавать данные со скоростями от 300 Kbps до 3 Mbps. Ключевым достоинством чипа является крайне низкое потребление энергии: 4-разрядный АЦП, способный обрабатывать 4 Gsamples/s, потребляет только 0,16 пДж на один шаг преобразования.

Как видим, темпы научно-технического прогресса не снижаются, и уже в недалеком будущем нас ждут удивительные устройства и не менее удивительные возможности.