| 0 |
|
На этой неделе Intel намерена представить общественности восемь технических документов, описывающих ключевые моменты работы этой компании над будущими программируемыми многоядерными архитектурами.
Статьи будут опубликованы в Intel Technology Journal. Три из них посвящены анализу характерных особенностей многоядерных архитектур, в частности, концепции возможности организации «центра обработки данных на чипе» - возможности организации ЦОД для электронной комерции на системе из 133+ 32-ядерных чипах. Каждое из ядер будет иметь четыре потока и поддерживать технологию SMT (Simultaneous MultiThreading).
Для сбалансированной работы подобной системы предлагаются изменения в архитектуре памяти, включая иерархическую модель совместных кэшей, новый высокопроизводительный кэш L4 и QoS для оптимизации использования буферной-памяти многочисленными потоками. На необходимость увеличения пропускной способности памяти, обеспечиваемого большим кэшем L4, указывают статьи, демонстрирующие параллельную масштабируемость для двух приложений: игр и фильмов с повышенным реализмом и домашнего поиска мультимедиаданных.
Прочие работы рассматривают особенности интеграции в чипы кэша L4, множественных ядер, контроллеров памяти, акселераторов на базе сторонних архитектур, а также аппаратной реализации функции диспетчирования заданий (task scheduling) и создания (на примере McRT) динамических библиотек для оптимального использования ядер и потоков в системах терабитовых вычислений.
Ready, set, buy! Посібник для початківців - як придбати Copilot для Microsoft 365
| 0 |
|
