Цель европейского проекта PULLNANO - разработка чипов с детализацией 32 и 22 нм

Спонсируемый Еврокомиссией в рамках программы FP6 проект PULLNANO обнародовал важные результаты связанные с разработкой платформ для производства КМОП-устройств с уровнями детализации 32-нм и 22-нм. В PULLNANO входит 38 европейских организаций (производители микросхем, исследовательские институты, университеты), а его целью является создание новейших технологий, которые позволят европейским производителям чипов обеспечить уверенные позиции в индустрии после 2010 г., когда, по прогнозам, будут доминировать 32-нанометровые технологии.

Консорциумом PULLNANO представлена реализация SRAM, построенная по правилам 32-нм проектных норм. Работающий образец создан с применением инновационных транзисторов MOS, архитектура которых существенно отличается от архитектуры транзисторов 45-нм технологического процесса: впервые при построении транзисторов одновременно использовались технология FDSOI (полностью обедненного кремния на диэлектрике), высокоэффективный диэлектрик К-затвора (high-K gate dielectric), и металлические электроды.

Отдельные результаты работы консорциума в рамках направления Back-End Of the Line (BEOL) были представлены на проходившей в июне конференции IEEE International Interconnect Technology Conference. PULLNANO показал, что материалы и интегрированные схемы 45-нм технологии можно модифицировать для получения надежных решений для 32-нм процесса. Кроме того, была предложена новая архитектура (с использованием техники воздушного зазора, "air gap"), которая позволяет еще больше повысить производительность 32-нм и 22-нм технологий.

Участвующие в проекте PULLNANO академические организации разработали новые подходы для оценки производительности КМОП-устройств, созданных по 32-нм и 22-нм процессам. Предложенные имитаторы и системы тестов дополняют набор инструментов ITRS (International Technology Roadmap for Semiconductors).