`

СПЕЦИАЛЬНЫЕ
ПАРТНЕРЫ
ПРОЕКТА

Архив номеров

Как изменилось финансирование ИТ-направления в вашей организации?

Best CIO

Определение наиболее профессиональных ИТ-управленцев, лидеров и экспертов в своих отраслях

Человек года

Кто внес наибольший вклад в развитие украинского ИТ-рынка.

Продукт года

Награды «Продукт года» еженедельника «Компьютерное обозрение» за наиболее выдающиеся ИТ-товары

 

DRAM: замок на развалинах Вавилона

0 
 

Акелла промахнулся!

"Оглядываясь назад, я должен признать, что это было ошибкой -- полагаться на чужую технологию, являвшуюся ключевой с точки зрения повышения производительности", -- сказал Крэйг Барретт, CEO Intel, комментируя свое отношение к компании Rambus в 2000 г. "Мы сделали большую ставку на Rambus, и она не оправдала себя", -- досадовал президент процессорного гиганта. Как отмечают очевидцы, при попытке использовать RDRAM инженеры Intel Architecture Group столкнулись с эффектом, похожим на электромагнитный резонанс и не позволившим нормально функционировать тщательно спроектированному Memory Translator Hub (MTH) для нового чипсета i820. Подсистема должна была обеспечить мирное сосуществование SDRAM и RDRAM в рамках одной материнской платы.

Как утверждают некоторые бывшие сотрудники корпорации, проблема заключалась в интерфейсе RDRAM, а не в конструкции хаба, хотя в публикациях иногда встречается прямо противоположная интерпретация событий -- просчет при проектировании чипа, вызвавший несовместимость с SDRAM. Но настоящей причиной всему стала недальновидность руководства Intel, в течение нескольких лет закрывавшего глаза на докладные записки, поступавшие от обеспокоенных специалистов подразделения. Впрочем, сколько веревочке не виться, а конец истории неотвратимо наступил: выпуск нового чипсета под кодовым названием Camino сорвался, и иного выхода, кроме смены приоритетов в пользу DDR, уже не было.

Вследствие "ссоры" под угрозой оказалось будущее всей индустрии: производители памяти уже инвестировали немалые средства в создание линий для изготовления больших объемов RDRAM, а OEM-сборщики уже готовили референсные системы под новый вид ОЗУ. Более того, разъяренные столь резкой сменой курса боссы Rambus выдвинули несколько весьма неприятных исков, способных заставить компании, выпускающие DDR-память, платить лицензионные отчисления в их пользу.

Раздраженная и резкая реакция Intel в некоторой мере была вызвана бессилием гигантской корпорации перед лицом тайных пунктов контракта, составленного "хитроумным" изобретателем RDRAM. Intel вынуждена была продолжить поддержку этого типа ОЗУ, поскольку, по словам ее представителей, компания "связана двухлетним контрактом", хотя публичная часть документа не содержит ни единой причины, по которой Intel не может раз и навсегда расстаться с неудавшейся разработкой.

Судебная одиссея Rambus еще не окончена. Пару недель назад районный суд Восточного района штата Вирджиния установил на 10 мая сего года дату первого слушания по делу Rambus vs. Infineon. В 2001 г. по этому же делу другой вирджинский суд постановил, что Rambus должна выплатить немецкому производителю компенсацию за нанесенный репутации ущерб и судебные издержки в размере 10 млн. долл. Не успели боссы в Мюнхене вздохнуть посвободнее, как уязвленная компания-изобретатель опротестовала решение и в 2003 г. добилась пересмотра дела. Более того, 29 января 2003 г. федеральный апелляционный суд вынес положительный вердикт в пользу Rambus относительно встречного иска, поданного Infineon, в котором шла речь о патентном мошенничестве.

Японцы в очередной раз оказались мудрее германцев: Hitachi еще летом 2000 г. урегулировала поданный против нее иск, согласившись на выплату отчислений за производство модулей SDRAM и DDR SDRAM. Точно так же поступили Toshiba и NEC.

Воспротивились давлению Micron и Hyundai, подавшие встречные иски. Кроме того, против Rambus давно и упорно ведет антимонопольное расследование Federal Trade Commission. 17 декабря 2003 г. должно было состояться первое слушание, но собрать материалы чиновники не успели, и его пришлось перенести на 17 февраля 2004 г.

Это может показаться абсурдным, но люди, которые вроде бы должны радоваться успехам Rambus, а именно, владельцы ее акций, подали 13 августа 2001 г. коллективный иск, где обвинили руководство фирмы в манипуляции патентами, распространении ложных сведений (о том, что некоторые элементы технологии SDRAM являются собственностью компании), а также незаконном принуждении производителей памяти к выплате лицензионных отчислений. В иске говорится, что технические специалисты компании принимали участие в заседаниях JEDEC (Joint Electronic Devices Engineering Council), международной организации, занимавшейся утверждением и разработкой всех стандартов SDRAM (в том числе и DDR и DDR II), и, получив таким образом необходимую информацию, тайно зарегистрировали предъявленные ныне патенты.

Некоторый смысл данная претензия обретает, если почитать статьи аналитиков, отслеживающих развитие индустрии DRAM. Иски, поданные компанией против своих "соседей" по рынку, несмотря на их вероятную справедливость, вызвали резко отрицательную реакцию. Стратегия "тащи всех в суд" ("sue everybody") уже давно считается порочной и нецелесообразной. Проблемы, которые испытывает сегодня Rambus с поддержкой своих технологий со стороны производителей чипсетов и микросхем памяти, некоторые специалисты связывают именно с негативным имиджем, закрепившимся за фирмой. Несомненно, обратившиеся в суд акционеры также руководствовались принципом, обратным известному "победителей не судят": Rambus как раз накануне проиграла процессы против Micron (в Италии) и Infineon. После выигранного "бунтарем" 29 января 2003 г. дела о мошенничестве претензия лишилась последних шансов на положительный для истцов результат, и в мае прошлого года дело прекратили.

Рыночная доля сокращается, но доходы Rambus растут словно на дрожжах: за прошлый год фирма записала в свой актив 118 млн. долл. (+21% по сравнению с позапрошлым годом) доходов и 23 млн. долл. чистой прибыли, что в пересчете на акцию несколько меньше результатов 2002 г.


RDRAM -- секрет неудачи

Секрет RDRAM заключается в устройстве шин передачи данных и адресации. В отличие от SDRAM, DDR и DDR II, обмен информацией здесь происходит именно по шине, а не параллельному интерфейсу. Для данных и адресации выделено два отдельных набора контактных дорожек, по 16 штук (2 байта). Еще два сигнальных контакта добавляется в случае применения контроля четности или ECC. На общую для модуля шину Rambus Channel "нанизываются" все чипы.

Для повышения надежности передачи и уменьшения амплитуды сигналов в Rambus Channel введено псевдодифференциальное кодирование. "Псевдо", потому что в отличие от стандартной реализации, в которой каждый сигнал передается по паре проводов (хороший пример -- витая пара Ethernet), но с различным знаком, рассматриваемая нами шина имеет единственный "разностный" провод. Он играет роль эталона, по которому передатчики на шине сверяют свои выходные сигналы. Поскольку сигнал в референсном проводе един для всех чипов и на него оказывают влияние все помехи и прочие процессы, происходящие в шине, то это неплохое подспорье при детекции полученных данных. Впрочем, это не очень важно, так как в 2000 г. была представлена новая версия интерфейса под названием SerDes. В ней данные передаются согласно полновесной дифференциальной схеме.

DRAM замок на развалинах Вавилона
Рис. 1. Контроллер памяти Rambus
DRAM замок на развалинах Вавилона
Рис. 2. Упрощенная схема шины Rambus Channel
Всего Rambus Channel содержит 30 проводов для передачи данных и управляющей информации при 35 контактных ножках у каждого из чипов. "Лишние" ножки используются для подачи инициализирующих команд и питания. Помимо 17 линий, по которым транслируются данные и "дифференциальный" сигнал, там присутствуют по две спаренные линии для дифференциальной передачи тактовых импульсов от контроллера памяти к чипам и от чипов к контроллеру памяти (дают возможность тактировать посылки данных к контроллеру и от него -- кольцо). В общем зачете учтены также 6 проводов, позволяющих контролировать и адресовать чипы памяти (3 линии для выбора ряда и 5 для выбора колонки, рис. 1).

Оканчивается линейная шина подобно Ethernet -- терминирующими сопротивлениями. Передатчики, работающие с шиной, постоянно следят за уровнем напряжения и подстраивают свою "выходную мощность" согласно текущему его уровню так, чтобы выдерживать специфицированные уровни напряжения (рис. 2).

Высокая скорость передачи данных есть следствие не только передачи данных по двум фронтам тактовых импульсов и высокой частоты работы интерфейса (800 и 1066 MHz), но и технологии QRSL. Аббревиатура расшифровывается как Quad Rambus Signaling Levels и обозначает четыре уровня напряжения, которыми кодируются данные в Rambus Channel. Термин "многоуровневая передача данных", надеемся, напомнит вам о многоуровневых ячейках flash-памяти (Intel StrataFlash, AMD MirrorBit) и многоуровневой записи данных на компакт-диски (ML-ROM). Все это означает, что за один такт интерфейс способен передавать 2 бита информации по одному проводу. Итого: простая математика показывает нам, что максимальная пропускная способность 16-битного QRSL Rambus Channel, работающего на частоте 1066 MHz, составляет около 4,2 GBps.

Реальная производительность зависит еще от множества факторов, начиная от латентности подсистемы считывания и записи данных в ячейки памяти и пр. Пиковая производительность чипа RDRAM, измеренная для шины 800 MHz, составляет всего 2,132 GBps. Данные при передаче по шине оформляются в пакеты длительностью 4 тактовых импульса и объемом 16 байт. Внутренняя 128-битная шина чипа RDRAM, работающая на частоте в 8 раз меньшей, чем внешняя, способна "переварить" такой пакет за один раз. Начало пакета всегда выравнивается по спадающему фронту тактового импульса.

Управляющие команды отсылаются по линиям ROW (Precharge, Activate) и COL. В последнем случае пакеты состоят из двух полей: в первом указывается тип операции (запись или чтение), а во втором размещается или битная маска, построенная по принципу 1 бит для 1 байта из 16-байтового пакета данных, или код расширенной операции (XOP, eXtended OPeration). Поля пакета отсылаются с четырехтактовым интервалом, чтобы упростить прием информации и уменьшить количество вспомогательных регистров. Маска используется для выполнения операций записи, в которых количество данных не достигает номинального 16-байтового объема пакета данных.

Создатели RDRAM отмечают, что длительность передачи пакетов с управляющей информацией и данными эквивалентна, что позволяет избежать проблем DRAM, ликвидируемых с помощью burst-режима (последовательное чтение данных из банка памяти с автоматическим инкрементом адреса).

Операция чтения имеет свои особенности, связанные с учетом задержек вследствие определенной длины соединений. Во время инициализации шины происходит нумерация чипов, начиная от контроллера и далее. Потом в зависимости от присвоенного номера чип выставляет задержку отправки данных в ответ на запрос о чтении на некоторое целое число тактов: чем ближе к контроллеру расположен чип, тем бoльшую задержку он для себя устанавливает.

DRAM замок на развалинах Вавилона
Рис. 3. Транзакции Rambus Channel (борьба с "пузырями" на шине)
Временные параметры операции записи подобраны таким образом, чтобы они совпадали с соответствующими задержками, возникающими при чтении. Таким образом, контроллер памяти Rambus не должен выдерживать искусственную паузу при последовательной обработке команд записи и чтения: ожидание того момента, когда предыдущая команда чтения "освободит" канал для обмена данными (рис. 3).

В документации компании говорится о возможности выполнить операцию чтения вне очереди, опережая идущую перед ней операцию записи. Естественно, здесь потребуется проверка, аналогичная той, которая реализована во всех системах с кэшированием записи. Единственная задержка длительностью от 1 до 4 тактов, возникающая между чередующимися командами записи и чтения, вызвана необходимостью выполнить bus turn-around (или смену ролей между контроллером и чипом).

При чередовании двух последовательных операций чтения и двух последовательных операций записи для одного чипа эффективность использования пропускной способности шины достигает 86%, а если операции распределены между различными чипами, то "КПД" увеличивается до 95%. С этой целью RDRAM-модули содержат максимально возможное количество банков. В стандартной микросхеме объемом 64 Mb их 16, правда, они "сдвоенные". Последнее означает, что банки попарно связаны единственным усилителем, что не дает возможности считывать или записывать данные одновременно в оба спаренных банка. Это сделано для экономии энергии и полезной площади чипов. Функция автоматического обновления (self-refresh) позволяет дополнительно снизить потребление.

Чтобы минимизировать энергоемкость модулей памяти, предусмотрено четыре уровня энергоснабжения: Active, Standby, Nap и PowerDown. Поскольку адресация выполняется на уровне отдельных чипов, то и перевод чипа в активное состояние происходит только в том случае, если всегда активный декодер сигналов ROW обнаруживает свой адрес на шине.

Чипы устанавливаются на модули Rambus RIMM, вплоть до 8 микросхем на каждой стороне. Внешне RIMM мало отличается от прочих типов модулей DRAM, хотя, конечно же, не совместим с ними по контактам и разъему. Собственно микросхемы памяти упакованы очень плотно и бoльшая часть платы остается свободной.

Если отвлечься от неутешительной рыночной ситуации, то следует признать, что в "рукаве" у Rambus еще много сюрпризов. Ее новый набор технологий Yellowstone, включающий в себя интерфейсы, способные полностью удовлетворить потребности ПК в целом (процессорная шина, шина памяти, сетевые интерфейсы), вызвал у специалистов исключительно положительные эмоции. Потрясающий протокол XDR, легший в основу всех разработок компании, содержит в себе ворох инноваций. Чего стоят только FlexPhase -- "OCD на стероидах", обеспечивающий подстройку временных параметров для каждого импульса в отдельности, и Octal Data Rate -- новое слово в многоуровневом кодировании -- 8 бит на такт(!), 3,2 Gbps на линию при тактовой частоте 400 MHz.


Сиквел

В то время как Intel принялась разрабатывать "золотоносную жилу" Rambus, ее конкуренты из AMD решили твердо следовать своему эволюционному курсу. Вместо того чтобы изобретать велосипед, инженеры корпорации модернизировали спецификации существующей SDRAM-технологии. Не мудрствуя лукаво, они позаимствовали идею "удвоения" рабочей частоты интерфейса по отношению к его реальной тактовой частоте. Высылаемые данные выравниваются как по нарастающему, так и по спадающему фронтам тактовых импульсов. Отсюда название -- Double Data Rate SDRAM, или DDR SDRAM.

Модули DDR имеют двойное название, игры с именами возникли на почве конкуренции с RDRAM. Вначале микросхемы маркировали согласно частоте работы интерфейса. Поскольку она в случае DDR в два раза превышает реальную тактовую частоту, то и цифры по сравнению с аналогичными модулями SDRAM выросли вдвое: в частности, 133-мегагерцевый модуль обозначается как DDR266. Однако по частотам лидерство было захвачено прогрессивной технологией Rambus, которая позволяла интерфейсу работать на реальной тактовой частоте от 400 до 1066 MHz. В глазах потребителя RDRAM казалась существенно более быстрой, нежели DDR, поэтому хитроумные маркетологи начали маркировать модули DDR согласно пиковой пропускной способности их интерфейса в MBps. Таким образом, появились, например, модули DDR1600 и DDR2100, которые в прежних обозначениях читались как DDR200 и DDR266.

Появление DDR II -- это суровая необходимость, на этом настаивают эксперты. Главное преимущество второй версии -- в более высокой частоте работы интерфейса (от 200 MHz) и, соответственно, удвоенной пропускной способности. При этом сами микросхемы памяти продолжают функционировать на частоте 100 MHz, а для того чтобы обеспечить данными более скоростной интерфейс, используются увеличенные буферные регистры.

DRAM замок на развалинах Вавилона
Рис. 4
Повысить частоту работы интерфейса можно, только уменьшив величину пиков напряжения при передаче данных. Согласно спецификациям DDR II напряжение питания как ядер, так и интерфейсных схем должно быть снижено до 1,8 В (современная DDR работает на 2,5 В). Этот шаг дал существенную экономию электроэнергии -- как минимум 65% (рис. 4). Уменьшению потребления способствует новая система выборки, активизирующая только те чипы, которые участвуют в операции передачи данных (отдельный блок для отслеживания линии CS в блоке регистров чипа -- и снова Rambus может подавать в суд!).

Чтобы повысить надежность синхронизации, пришлось прибегнуть к дифференциальной передаче тактовых импульсов, аналогичной той, что обсуждалась в разделе, посвященном RDRAM. Несмотря на такое усовершенствование, а частично вследствие этого шага, разработчики столкнулись с расхождением как обоих синхронизационных сигналов, так и потока данных. При невысоком напряжении проявляется существенное отклонение от заданной формы, в идеале прямоугольных синхроимпульсов. Получаются трапециевидные нестабильные формы, по которым трудно синхронизировать что-либо. Дабы минимизировать искажения, была создана схема коррекции под названием OCD или Off-Chip Driver Calibration, отслеживающая реальную форму импульсов и подстраивающая параметры передатчика.

Идея калибровки заключается в процедуре пошагового изменения входного сопротивления передатчиков (drivers), работающих на шине памяти. OCD выполняется как последняя стадия инициализации системы по команде контроллера, который выставляет на управляющих линиях специальную комбинацию сигналов. Калибровка должна свести к минимуму выбросы напряжения (таковыми считаются уровни напряжения, отклоняющиеся более чем на 0,9 В от номинальных максимального и минимального напряжений на шине), ставшие главными "обвиняемыми" в "деле" о рассинхронизации. Подстройка сопротивления чередуется с тестами, в ходе которых замеряются уровни сигналов: отдельными командами выставляются комбинации высоких и низких уровней для линий синхронизации и передачи данных.

Микросхема DDR II отличается от своих старших собратьев и формой контактов -- произошел переход от "гремучей смеси" корпусов, выпускаемых как в Thin Small Outline Package (TSOP), так и Fine-pitch Ball Grid Array (FBGA), к обязательному для всех Ball Grid Array (BGA). Специалисты по-разному оценивают факторы, повлекшие такие изменения. Изначально высказывалось предположение о попытке снизить таким образом паразитные емкости и сопротивление интерфейсных соединений. Но некоторые аналитики полагают, что истинной причиной всему является OCD, а вернее, необходимость "упростить" калибруемую систему.

DRAM замок на развалинах Вавилона
Рис. 5. Терминация: на пути следования данных между контроллером и чипом памяти
Важным шагом на пути снижения уровня помех стало использование управляемого терминирования сигнальных и синхролиний для каждого чипа в отдельности -- On Die Termination (ODT). Ранее терминирующие сопротивления располагались на материнской плате (хотя существовали и модули, содержащие терминирующие сопротивления "на борту", но они были "постоянно включены"), и сила отражений зависела от квалификации инженеров компании--производителя платы. В любом случае, отражения, происходившие на интерфейсных схемах чипов памяти, спокойно путешествовали по сигнальным линиям. Установив управляемые сопротивления непосредственно в комплекте с каждой микросхемой памяти, разработчики полностью избавились от отражений любого рода, не ухудшая характеристики шины. ODT не мешает операциям считывания и записи, поскольку резисторы управляются специальной сигнальной линией (рис. 5). Для микросхемы памяти, чей идентификатор выставлен на адресной шине, терминирующие сопротивления отключаются.

Видоизменилась и система команд, которая в своем предыдущем виде вызывала появление "пузырей" (bubbles) в потоке данных. Проблема заключалась в том, что каждая операция чтения представляет собой заранее расписанную по времени "церемонию". В упрощенном виде она состоит из команды активации банка и команды чтения, выданной через время, заданное параметром RAS-to-CAS delay. Но если осуществляется последовательное чтение из нескольких банков, то различные задержки, выставленные для RAS-to-CAS и максимальной частоты выдачи команд активации, приведут к наложению друг на друга команд чтения и активации. Происходит коллизия, которая заставляет отложить команду чтения на один такт, что и становится первопричиной возникновения "пузырей".

Выход из сложившейся ситуации невероятно прост: буферизация команд. Контроллер, не ожидая, пока микросхема памяти "переварит" команду активации, на следующем же такте отдает команду на чтение. Конечно, данные не могут быть отданы чипом раньше, чем он обработает обе команды, но командные линии теперь высвобождены для взаимодействия с другими банками памяти.

Временная диаграмма выполнения команды записи тоже подверглась модификации. Отныне запись подчиняется общим с операцией чтения законам. Согласно технологии DRAM, она происходит существенно быстрее чтения, но в DDR II временная задержка, предшествующая появлению первого слова на линиях данных после выдачи команды записи, равняется задержке чтения минус 1 такт. Кстати, у DDR-памяти тоже наличествует маскирование лишних битов при записи, для чего отведена специальная линия, по которой синхронно с данными передается маска. Для маскирующей линии также выполняется процедура OCD.

Многие параметры, в том числе и временные задержки, контроллер может варьировать, поэтому для хранения текущих значений предусмотрены два регистра -- Mode Register Set (MRS) и Extended MRS (EMRS).


Будущее туманно...

Прежде чем обсуждать маркетинговые перспективы DDR II и RDRAM, позволим себе изложить мнение некоторых технических экспертов относительно потенциального фаворита. Сегодня все вроде бы понимают, что таковым считается DDR II? Так вот, при общем повышении скорости работы интерфейса эффективность использования пропускной способности остается невысокой. А ведь производители DDR I не собираются останавливаться и постоянно повышают частоту работы своих изделий.

Временные параметры, описывающие относительные задержки чтения и записи (количество тактов), только ухудшились по сравнению с предыдущими технологиями организации DRAM. Требуются "долгие" 8 тактов для осуществления первого доступа к данным. Вдобавок DDR II имеет серьезные проблемы с обработкой операций произвольного доступа к памяти. Как отмечают специалисты, именно случайный характер носят операции с памятью в серверных системах. В новой версии спецификаций минимальной единицей информации при burst-считывании считается объем, равный 4 битам на чип (4 quadwords). Если контроллеру необходим лишь один бит, ему все равно придется запросить 4 вследствие особенностей механизма предварительного кэширования. Но эту же проблему можно вполне отнести и на счет RDRAM. Особенно это заметно на примере маскированной записи, где количество избыточной передаваемой информации может достигать 15 бит, а ведь это эквивалентно многократному снижению пропускной способности памяти. Так не уготована ли DDR II судьба RDRAM? Захотят ли производители (и пользователи) мигрировать на новый тип памяти? Сможет ли простое повышение частоты плюс некоторые минимально необходимые заимствования (в частности, OCD и On-Die-Termination) заменить более существенную ревизию архитектуры?

Многое зависит от рыночной конъюнктуры: кто будет поддерживать DDR II, кто (может быть) -- RDRAM, а кто сделает все возможное, чтобы продлить жизнь DDR. Оценим расстановку сил на сегодняшний день.

Можно смело утверждать: главными заказчиками и оценщиками новых технологий являются изготовители процессоров. Разрыв между пропускной способностью процессорной шины, частотой процессора и соответствующими параметрами ОЗУ превратился в новом тысячелетии в зияющий провал. Шина Athlon XP обеспечивает поток плотностью 333 Mbps на каждую линию, шина Pentium 4 выдает 800 Mbps на каждую линию, или 6,4 GBps. Максимальная пропускная способность памяти DDR400 на данный момент составляет 3,2 Gbps, а RDRAM1200 -- 4,8 Gbps. Следует также учесть, что приведенные цифры характеризуют лишь максимальную пропускную способность, оставляя нас в неведении относительно ее реальных показателей. По информации Rambus, эффективность DDR SDRAM падает с частотой и равняется для DDR266 всего 37%. Да и для RDRAM в документах Rambus "КПД" достигает лишь 81%...

Однако последнее слово остается за пользователями, которые в первую очередь выбирают продукты с меньшей стоимостью. И здесь аналитики EDNAsia видят точку перелома -- он произойдет в тот момент, когда выход годных изделий класса DDR I с частотой, необходимой для конкуренции с DDR II, станет меньшим, нежели аналогичные показатели DDR II. Цены на DDR II предположительно в начале 2005 г. опустятся ниже цен на DDR I.

Но не стоит сбрасывать со счетов конкурентов. Многие из них надеются извлечь выгоду из замешательства, которое вызовет смена поколений DDR. Несмотря на все свои злоключения и злословие со стороны Intel, Rambus имеет очень твердую позицию благодаря верно составленным контрактам. Впрочем, рынок, на который рассчитывает руководство компании, не ограничивается ПК и серверами. Не менее заманчиво выглядят перспективы RDRAM в области периферийных устройств (видеоускорителей) и бытовой техники (игровые приставки).

В числе лицензиатов Yellowstone, новой модификации интерфейса Rambus, такие многообещающие клиенты, как Elpida, Sony и Toshiba. В сфере Wintel-платформы память RDRAM поддерживают Intel (чипсеты 850/850E, 860, 840, 820) и SiS (R659, R658). Модули производят компании Kingston, Viking Components, Simple Technology, TwinMOS, Kingmax, Samsung и Elpida.

DRAM замок на развалинах Вавилона
Рис. 6
Выраженный в числах рынок памяти отнюдь не благоволит к RDRAM. В 2001 г. некоторые "евангелисты Rambus" все еще ходили в розовых очках. "Мы видим бесспорный подъем бизнеса RDRAM на рынке потребительских настольных ПК, -- говорил директор по развитию бизнеса DRAM корпорации Toshiba. -- Вторая половина года (2001) может обернуться в пользу Rambus". На первых порах RDRAM оправдывала ожидания, опережая по продажам только начинающую крепнуть индустрию DDR. Но во второй половине 2002 г. не осталось ни малейших сомнений в том, кто станет победителем. По самым оптимистическим прогнозам, DDR могла превзойти SDRAM по объемам поставок только в 2003 г. В ноябре 2002 г. статистика бесстрастно констатировала: продажи SDRAM составили в пересчете на условные 128-мегабитные модули 128 млн. штук, а таким же образом "переведенные" на условный язык поставки DDR превысили 247 млн. модулей. Рыночная доля RDRAM уменьшилась до около 3,4%. Исходя из текущей ситуации Rambus остается только работать на нишевых рынках, которые, если прикинуть, не так уж и малы (рис. 6).

Теперь модно петь дифирамбы у "балкона" DDR. IDC предсказывает скорую победу DDR II над всеми конкурентами, в том числе и над своим предшественником. В 2007 г. рыночная доля "сиквела" должна достичь 70%. И все же исход "битвы" между прародителем и отпрыском еще неизвестен: несмотря на все положительные черты, многие специалисты отмечают некоторую, простите за каламбур, вторичность DDR II по отношению к первой версии. В принципе, никакие интриги и судебные иски еще не отменяют явного технического превосходства технологий Rambus...
0 
 

Напечатать Отправить другу

Читайте также

 
 
IDC
Реклама

  •  Home  •  Рынок  •  ИТ-директор  •  CloudComputing  •  Hard  •  Soft  •  Сети  •  Безопасность  •  Наука  •  IoT