0 |
В новом производственном процессе используется 193-нанометровая иммерсионная литография, технология напряженного кремния, диэлектрики со сверхнизким значением диэлектрической проницаемости (Extreme Low-K, ELK) для изоляции затворов транзисторов. Данный техпроцесс позволяет обеспечить высокую плотность (более 500 млн транзисторов на 70 мм2) что, по оценкам TSMC, позволит увеличить производительность чипов на 30%, одновременно снизив их физические размеры на 40%.
На первом этапе будет налажен выпуск низковольтных вариантов 45-нанометровых чипов, далее планируется оптимизировать технический процесс для выпуска микросхем общего назначения и высокопроизводительных устройств.
Компания анонсировала полный диапазон сервисов поддержки проектирования для нового процесса, включая программы прототипирования, набор технологических библиотек (стандартные ячейки, ввод-вывод, однопортовая SRAM, двухпортовая SRAM и пр.), Process Design Kit (PDK) и Design for Manufacturability (DFM).
Стратегія охолодження ЦОД для епохи AI
0 |