| 0 |
|
Фирма Synopsys официально объявила о выпуске полупроводникового ядра PCI Express 2.0, оптимизированного для чипов с рабочей частотой 5 ГГц и напряжением 2 В, изготовляемых с уровнем детализации 65 нм по технологическим процессам TSMC и группы Common Platform, в которую входят Chartered, IBM и Samsung. К концу года ожидается появление модификации для чипов с напряжением 1,8 В, рассчитанной на 40-нанометровый процесс TSMC.
Как отметил Наврай Нандра (Navraj Nandra) директор mixed-signal IP в Synopsys, в отличие от IP других провайдеров, предоставляемая компанией интеллектуальная собственность распространяется на все три компоненты: физический слой, контроллер и верификационную часть спецификаций Express 2.0. Кроме того, она включает встроенную диагностику и тестовые векторы ATE, а благодаря технологиям фирмы Accelerant Networks (приобретенной Synopsys) поддерживается также возможность проверки аналоговых функций цифровым тестером.
В настоящее время IP предлагается в версиях с поддержкой четырех или восьми магистралей PCI Express, что по мнению представителей Synopsys, является наиболее востребованным. Однако, по меньшей мере один производитель коммутаторов использует несколько копий таких ядер для своего 32-портового чипа.
Стратегія охолодження ЦОД для епохи AI
| 0 |
|
