Research Alliance вышел на уровень детализации 5 нм

Компания IBM вместе со своими партнёрами по Research Alliance — Globalfoundries и Samsung, разработала первый в индустрии технологический процесс, позволяющий изготавливать кремниевые транзисторы с характерным размером 5 нм.

Сделанный всего за два года скачок с уровня детализации 7 нм позволит увеличить количество вентилей на чипе в полтора раза — с 20 до 30 млрд. Получаемый выигрыш в производительности поможет ускорить когнитивные вычисления, Интернет Вещей (IoT), виртуальную реальность и всевозможные облачные приложения, интенсивно работающие с данными. Благодаря экономичности чипов нового поколения, смартфоны и другие мобильные продукты будут работать в два-три раза дольше на том же ресурсе аккумуляторов.

Ученые, занятые в проектах Research Alliance на базе комплекса NanoTech в Олбани (штат Нью-Йорк), смогли добиться этого использовав в качестве структуры транзисторов вместо стандартной архитектуры FinFET многослойные композиции кремниевых нанолистов. Данная работа стала первой демонстрацией возможности проектирования и создания многослойных устройств на базе нанолистов, превосходящих по электрическим свойствам архитектуру FinFET.

По сравнению с наиболее передовой из современных технологий, доступных на рынке (с детализацией 10 нм), 5-нанометровый процесс может обеспечить либо 40%-й рост скорости при фиксированном энергопотреблении, либо экономию 75% расходуемой энергии при неизменном быстродействии.

При изготовлении новых транзисторов была применена та же техника экстремальной ультрафиолетовой литографии (Extreme Ultraviolet, EUV), что использовалась для получения 7-нанометровых схем. С EUV-литографией ширину нанолистов можно непрерывно регулировать в рамках единого производственного процесса, осуществляя таким образом тонкую настройку быстродействия и энергопотребления (в современных транзисторах FinFET это невозможно).

Подробности этого достижения, ставшего результатом анонсированной в 2014 г. компанией IBM 5-летней программы исследований и разработки чипов с бюджетом 3 млрд долл., будут представлены в Киото (Япония) на Симпозиуме по технологиям и схемам СБИС.

Стратегія охолодження ЦОД для епохи AI