Разработана многоуровневая память для потребительской электроники

Ирландские ученые из центра материаловедения, финансируемого научным фондом AMBER, и Школы химии дублинского Тринити-колледжа предложили решение, позволяющее ускорить взаимодействие между процессором и памятью в компьютерах и другой электронике, сделать такие устройства компактнее и дешевле.

Профессор Джон Болан (John Boland) и исследователи Кертис О'Келли (Curtis O'Kelly) и Джессамин Фарфилд (Jessamyn Fairfield) разработали технологию памяти с ячейками, в которые можно записывать несколько бит информации.

Обычная интегрированная на чипе память использует громоздкий двоичный код, сохраняя данные как нули и единицы – отсутствием и наличием заряда в ячейке по определенному адресу. Чтобы записать в нее, например, число 2014 требуется 11 ячеек памяти. Время, уходящее на опрос большого количества ячеек, снижает общее быстродействие компьютера.

Схема ирландских исследователей оперирует не зарядами а сопротивлением электрическому току и известна как резистивная память. Помимо возможности оптимизировать обработку информации уменьшая количество ячеек, предложенная технология обладает еще одним полезным свойством: для каждой ячейки можно произвольно настраивать количество уровней памяти.

«Мы уже продемонстрировали шесть уровней памяти на ячейку и уверены, что усовершенствовав эту технологию число уровней можно будет увеличить. Сокращение количества ячеек памяти сделает язык коммуникаций с ней более емким, что позволит повысить эффективность настольных и мобильных технологий», – заявил профессор Болан. Дальнейшая работа его группы сосредоточится на интеграции новой многоуровневой схемы в существующие процессы промышленного производства.

Стратегія охолодження ЦОД для епохи AI