Новая система разработки микросхем МТИ сокращает время на моделирование

Большинство применяемых сегодня микросхем имеет от 4 до 10 отдельных ядер, или вычислительных единиц, которые могут работать параллельно, повышая эффективность всей микросхемы. По-видимому, чипы нового поколения будут объединять сотни и даже тысячи ядер. Спрогнозировать работу таких систем – непростая задача, которую до настоящего времени решали при помощи программного моделирования. Но значительно большую точность дают аппаратные модели – программируемые чипы, которые можно реконфигурировать для имитации поведения многоядерных систем.

При аппаратном моделировании многоядерных чипов обычно используются программируемые вентильные матрицы (FPGA), на которых приходится моделировать сложные схемы, встречающиеся в микропроцессорах общего назначения. Как правило, для этого объединяется множество простых FPGA схем, но при таком подходе удается успешно моделировать только часть схемы чипа. Другой подход – моделировать сложные схемы поэтапно, что обычно приводит к замедлению процесса.

Новая схема моделирования, предложенная исследователями Лаборатории компьютерных наук и искусственного интеллекта (CSAIL) Массачусетского технологического института (МТИ), реализует второй подход, но позволяет сократить соотношение реальных циклов синхронизации и моделируемых циклов. Любая логическая микросхема имеет определенное число входов и выходов, ученые CSAIL связали небольшой объем памяти с каждым из них. Поступившие по каналу данные хранятся в памяти до тех пор, пока не выполнятся все требуемые операции, выходные данные также хранятся в соответствующем фрагменте памяти. Когда определены все выходы, входные данные уничтожаются – это свидетельствует о завершении цикла синхронизации. В зависимости от сложности вычислений, один цикл симуляции занимает от 1 до 8 циклов в реальном времени. Помимо прочего, новый метод моделирования многоядерных чипов, который, в отличие от существующих, гарантирует, что симулятор не попадет тупиковое состояние, когда все ядра ждут друг друга для передачи системных ресурсов, например памяти.

Разработка была представлена на форуме IEEE International Symposium on Performance Analysis of Systems and Software, прошедшем 1-3 апреля 2012 г. в Нью-Брансуике (Нью Джерси, США).

Стратегія охолодження ЦОД для епохи AI