Новости Microprocessor Forum 97

С 13 по 16 октября в Сан-Хосе, Калифорния, состоялось одно из центральных событий в индустрии микропроцессоров — Microprocessor Forum’97, на котором представители всех основных компаний-производителей выступили с докладами о перспективных разработках.

На этом Форуме компании Intel и Hewlett-Packard, спустя более чем через три года после заявления о начале совместной работы над процессором с новой архитектурой, приоткрыли, наконец, завесу над некоторыми техническими деталями этого проекта. Чип будет производиться по 0,18-микронной технологии. Ожидается, что новый набор инструкций класса VLIW (Very Long Instruction Word), называемый IA-64, произведет ошеломляющий эффект. Три инструкции будут кодироваться в 128-битное слово, при этом избыточные биты позволят адресовать большее количество регистров, которых в новом чипе 128 против 32 для большинства современных RISC-процессоров. Кроме того, некоторые из бит, формируемых компилятором, укажут процессору, какие инструкции могут выполняться параллельно. Напомним, что в современных суперскалярных процессорах параллельный поток инструкций не реализуется, и он должен «на лету» определять, какие из них можно выполнять одновременно. Этот набор инструкций позволит разработать улучшенную RISC-архитектуру, которая при более высоком уровне распараллеливания будет проще, что обеспечит значительный рост производительности. Процессор сможет также выполнять программы, написанные для архитектуры HP РА-RISC, однако с помощью транслятора, и будет иметь режим, позволяющий выполнять набор инструкций х86. Новая технология, называемая вычислениями с явным распараллеливанием инструкций (Explicitly Parallel Instruction Computing — EPIC), станет отныне основной для будущего семейства процессоров Intel, первый из которого под кодовым названием Merced ожидается в 1999 г. Технология параллельных вычислений использует несколько процессоров для одновременного «перемалывания» кода, распределяя задачу между ними. Проблемы, безусловно, существуют. Основная из них — как разделить задачу на части, которые могли бы обрабатываться параллельно. Intel позиционирует IA-64 для серверов и мощных рабочих станций. Новые чипы явно не рассчитаны на чувствительный к цене рынок десктопов.

На Форуме Intel впервые подтвердила, что уже ведутся работы по созданию процессора еще более быстрого, чем Merced, выпуск которого ожидается в 2001 г. Однако компания не покидает рынок чипов с 32-разрядной архитектурой. Ее очередным ходом в этом секторе станет процессор с архитектурой IA-32 под кодовым названием Deschutes, первый мобильный чип класса Pentium II. Он будет производиться по 0,25-микронной технологии и работать на частоте 333 MHz при частоте системной шины 66 MHz. Поставка этих процессоров на рынок ожидается в первой половине 1998 г. Чуть позже Intel планирует улучшить логику ядра и повысить частоту системной шины до 100 MHz. Примерно в это же время появится и Slot 2 — новый интерфейс для высокоуровневых рабочих станций и серверов. Он допускает установку четырех процессоров и работу с кэш-памятью второго уровня на их частоте.

Компания AMD тоже не оставила участников Форума без сюрпризов. В своем выступлении Джерри Сандерс (Jerry Sanders), исполнительный директор AMD, сказал, что полупроводниковый гигант Intel будет удерживать цены на процессоры неоправданно высокими до тех пор, пока не появится достойный конкурент. Он считает, что только AMD, несмотря на имеющиеся проблемы, годится для этой роли. Что касается продуктов, то компания выпустит в первой половине 1998 г. улучшенный чип Кб 3D ММХ с начальной частотой 300 MHz, которую затем доведет до 350 MHz. Благодаря использованию нового набора инструкций, разработанного AMD и поддерживаемого Microsoft DirectX, процессор будет реализовать все особенности видео MPEG-2 и звука АС-3. Опытные образцы уже поставляются партнерам-разработчикам. Чип имеет нетривиальное для процессора и не имеющее эквивалента в русском языке кодовое название Chomper, которое можно перевести разве что как «нетерпеливый». Он будет продемонстрирован на осенней выставке Comdex в Лас-Вегасе. В те же сроки AMD планирует ввести 100-мегагерцевый интерфейс для системной шины и отдельной, фронтальной шины, связывающей процессор с кэш-памятью второго уровня. Последняя обеспечит пропускную способность 800 MBps. AMD намерена лицензировать эту технологию. Во второй половине 1998 г. компания выпустит чип Кб Plus 3D с частотой 400 MHz и выше. Новый процессор имеет расположенную на кристалле кэш-память второго уровня объемом 256 КВ, работающую на частоте процессора, и в то же время чип конструктивно совместим с разъемом Socket 7. В текущем квартале AMD предпримет значительное улучшение платформы Socket 7 — введение AGP с интерфейсом 133 MHz. На выставке в Лас-Вегасе планируется также продемонстрировать процессор следующего поколения К7, который будет эмулировать архитектуру Pentium II Slot 1, однако с шиной совершенно отличной архитектуры — Alpha EV6 от Digital. Это не может расцениваться как неожиданность, так как Intel не лицензировала AMD шину Р6. Согласно заявлению представителя Digital, использование протокола EV6 означает, что в компьютер можно будет установить процессор Alpha 21264 в соответствующем конструктивном исполнении. Это сообщение является весьма интригующим для производителей ПК, поскольку они смогут выйти на рынок десктопов с одним из самых мощных на сегодняшний день микропроцессоров. К7 будет работать на частотах более 500 MHz.