Microprocessor Forum 2003

Процессор -- это сеть!

Sun и Fujitsu выбрали Microprocessor Forum 2003 для того, чтобы рассказать о будущем своих линеек процессоров, принадлежащих к семейству SPARC. Первая представила Jaguar, или UltraSPARC IV, который содержит два ядра, основанные на старом добром UltraSPARC III. Удвоился объем встроенного кэша второго уровня, теперь он равняется 16 MB -- свой вклад сделали оба ядра. Компания планирует двигаться в сторону 65-нанометрового технологического процесса в течение ближайших трех--пяти лет.

Fujitsu решительно намерена выпустить SPARC64 V 1,6 GHz к концу года. В 2005 г. предполагается перейти на 90-нанометровый процесс и увеличить объем встроенной кэш-памяти второго уровня в два раза (до 4 MB). Новая версия получит название SPARC64 VI (кодовое имя Olympus) и подобно продукту Sun будет содержать два ядра, способных выполнить по два потока команд каждое. Огромный процессор, который успели окрестить Чипзиллой (Chipzilla), состоит из 690 млн. транзисторов. Но инженеры Fujitsu пошли еще дальше и анонсировали седьмое и восьмое поколение чипов -- в них "упакуют" 4 процессорных ядра. Эти новинки выйдут на частоту 2,4 GHz.

Продолжая "штамповать" RISC-процессоры, Sun шокировала посетителей форума откровенным заявлением своего главного технологического директора (Chief Technology Officer) Грэга Пападопулоса (Greg Papadopoulos): "Микропроцессоры... мертвы". На самом деле под этой экстравагантной фразой скрывается агитация в пользу "систем-на-чипе". Кстати, Пападопулос подразумевает здесь не интеграцию видео и аудио на общую подложку с процессором, а вернее, не только это, а объединение всех функций компьютера в едином процессорном блоке. На одном кристалле может быть несколько блоков, связанных мощнейшей сетью. Фактически лозунг "Сеть -- это компьютер" сменяется новым, но звучащим не менее популистски: "Процессор -- это сеть".

Главный технологический директор Transmeta Дэвид Дитцел (David R. Ditzel) демонстрирует Efficeon -- новый чип своей компании

Немного более конкретной представляется концепция сhip-multithreading, основная идея которой заключается в автоматическом переключении процессора между несколькими потоками команд в зависимости от ситуации. Например, когда текущий поток ожидает информации от сравнительно медленного ОЗУ, можно дать поработать другому потоку вне очереди.

Призыву технологического директора Sun вняли инженеры из фирмы picoChip, сделавшие доклад о своем одноименном процессоре. Спроектированное ими изделие состоит из множества независимых примитивных 16-битных чипов (аналогичных по своей функциональности и мощности ядру ARM9), связи между которыми можно реконфигурировать под конкретную задачу.

Один из апологетов RISC-архитектуры, следует заметить, очень успешный представитель лагеря сторонников "простых процессоров", -- корпорация IBM -- ведет разработку нового поколения чипов Power. На этот раз речь идет о "четырех в одном": как и Power4+, новый продукт будет содержать два ядра на одном кристалле площадью 389 мм2. Применив принцип многопроцессорности, Голубой Гигант не остановился на полумерах и решил отойти от "классических форм" RISC: Power5 станет многопотоковым и сможет исполнять два полностью независимых друг от друга потока команд. Следовательно, анонсированная "упаковка" из четырех чипов Power5, названная MultiChip Module (MCM) и ведущая свою родословную от суперкомпьютеров, с точки зрения программного обеспечения выглядит как восьмипроцессорная система.

Еще один шаг в сторону от традиций -- интеграция контроллера памяти в микропроцессор, что, по словам Баларама Синхароя (Balaram Sinharoy), руководителя группы, разрабатывающей Power5, "увеличит производительность подсистемы памяти и улучшит стабильность". Проект также предусматривает использование ECC-кодов для повышения надежности внутренних коммуникаций, а также новой методики экономии электроэнергии (снижения тепловыделения) Dynamic Power Management. Микрочип в своем базовом варианте окажется "на прилавках" в следующем году, а в 2005 г. появится его переработанная версия Power5+.

CTO AMD Фрэд Вебер: "Мы будем обладать продуктом с поддержкой нескольких ядер"

AMD на этот раз была крайне осторожна и отказалась приоткрыть завесу тайны над своим новым процессором K9. Существующее предположение о том, что он получит более одного ядра, подтвердил Фрэд Вебер (Fred Weber), ведущий ученый корпорации, курирующий его создание. Он твердо заявил: "Мы будем обладать продуктом с поддержкой нескольких ядер" ("We will have multicore product"). В своем докладе Вебер высказал весьма спорную идею о системе команд x86 как о точке схождения всех имеющихся процессорных архитектур вне зависимости от их назначения (встроенные системы, мобильные устройства, настольные ПК). По его мнению, разработчикам следует сосредоточиться на усовершенствовании аппаратной основы и оптимизации алгоритмов функционирования процессорных подсистем, а вышеупомянутую систему команд принять как данность. Выгода будет заключаться в тотальной совместимости и экономии средств, расходующихся на портирование приложений, что приведет к консолидации и увеличению рынка.

Вебер употребил в своем выступлении, вероятно, не вполне удачную аналогию с процессом перехода к общей валюте в Европейском Союзе, и это позволило следующему докладчику развенчать приведенные представителем AMD доводы. Комментируя аргументированный подсчет затрат на конвертацию валют (около $90 в год на каждого европейца), вице-президент ARM Holdings британец Джон Рейфилд (John Rayfield) заявил, что его страна находит весьма логичным и достаточно экономически обоснованным решение не переходить на евро.

Компания Рейфилда не собирается отказываться от своего семейства чипов ARM под номерами 7, 10, 11 и почивать на лаврах, а конструирует следующее поколение ядра, которое впервые среди встроенных процессоров перешагнет гигагерцевый рубеж. Но это произойдет лишь в 2005 г., под вопросом остаются такие вещи, как суперскалярное исполнение команд и многопроцессорное ядро.

Когда все двигаются в одном направлении, даже более чем традиционной компании, коей, несомненно, является производитель "самых правильных встроенных RISC-процессоров", вряд ли удастся избежать искушения. В подтверждение приведем недвусмысленное заявление вице-президента ARM по маркетингу Майка Инглиса (Mike Inglis): "Сейчас, с точки зрения ARM, массовое решение для беспроводных коммуникаций -- однопроцессорное ядро. В будущем речь может идти о однопроцессорном или многопроцессорном ядре от ARM". Но это не повлияет на приверженность британцев идее преемственности набора команд.

Один из самых уникальных и удивительных продуктов показала начинающая компания из Сан-Матео (штат Калифорния) -- Upstart Mathstar Inc. Ее чип FPOA (Field-Programmable Object Array) организован в виде двухуровневой коммуникационной сети, узлами которой являются элементарные процессорные блоки. Блоки бывают нескольких видов, среди которых различают математические MAC (Muliply/Accumulate Units) и блоки памяти CAM (Content Addressable Memory). Каждый блок имеет такой же доступ к регистрам своих ближайших соседей, как и к своим собственным. Немного больше времени требуется для запроса к более удаленным блокам, а на получение сведений от блока на другом конце чипа понадобится всего несколько тактов.

Скорость, с которой FPOA "перемалывает" поступающие данные, просто невероятна, она позволила проектировщикам отказаться от использования внешней памяти. Тактовая частота первого образца, состоящего из 441 узла, равняется 1 GHz, он способен вычислять 1024-точечное преобразование Фурье за 160 нс против 7,31 мс, показанных анонимным "быстрым FPGA-чипом".

Как ни странно, Intel не демонстрировала публике никаких серьезных достижений, впрочем для этого компания имеет свой собственный форум (IDF). Вместо конкретных продуктов или их прототипов сотрудники Intel Гленн Хинтон (Glenn Hinton) и Джон Шен (John Shen) выступили с докладами о преимуществах многопотоковых процессоров (multithreading, или thread level parallelism). Они доказали, что переключение потоков по событию позволяет значительно эффективнее использовать вычислительные ресурсы, нежели традиционная параллельная схема с равноправным разделением времени. Например, задержки, связанные с чтением данных из ОЗУ, можно нивелировать, если при ожидании переключать чип на другой поток.

По слухам, распространившимся в кулуарах и после форума, Xeon, скорее всего, присоединится к "хору" и станет "многопроцессорным" с числом ядер до 4. Муссировалась и информация о том, что сейчас ведется проектирование единого (!) чипсета для серверных систем Itanium и Xeon. Для соединения различных по своей разрядности и архитектуре процессоров с чипсетом намечено использовать новую шину точка--точка. Более того, ожидается унификация конструкции гнезда (socket). Единственный вопрос, который занимает всех: о каких "ядрах" идет речь в данном случае -- реальных или виртуальных (Hyper-Threading)?

Transmeta Efficeon, или Опять встретил старого друга...

Microprocessor Forum 2003

Все течет, все меняется, только ситуация на процессорном фронте остается стабильной. Когда старые игроки встречаются на традиционном мероприятии, они вдруг обнаруживают, что хотя и продвинулись очень далеко, но диспозиция сохранилась. Так и Transmeta -- ее новый Efficeon опять не смог не то что опередить, но даже хотя бы приблизиться по производительности к процессорам Intel. Однако менеджеры компании смогли-таки доказать аудитории преимущество своего продукта, прибегнув к хитрому сравнению. В качестве единицы производительности была взята IPC (Instruction Per Cycle), а мерой "разумного, доброго, вечного" стало понятие Thermal Design Power (TDP).

Новый процессор Transmeta теперь работает с 256-битными VLIW-инструкциями, т. е. способен "проглотить" за один цикл до восьми 32-битных команд, что в 2 раза превышает способности первенца Crusoe. Такой "аппетит" позволяет ему обогнать Pentium 4 и Pentium M, во всяком случае в тестах с шифрованием по алгоритмам SHA1 и AES. На диаграммах было ясно видно, что на тесте SHA1 чип выполнял в среднем 2,3 инструкции, там, где Pentium 4 и Pentium M успевали справиться всего с одной. Перевес в пользу новичка уменьшился наполовину, когда дело дошло до AES, и наконец при выполнении RSA-алгоритма вперед вырвались традиционные лидеры -- решения Intel.

Согласно концепции Thermal Design Power, процессоры Intel просто "посадили на голодный паек", ограничив тепловыделение пресловутыми 7 Вт, которые позволяют чипам функционировать без активного охлаждения. По результатам испытаний Efficeon с небольшим преимуществом стал победителем в тестах CPUmark 99, SYSmark 2002, но уступил в MobileMark 2002, PC Mark 2002 CPU и Business Winstone 2001.

Решение на основе Efficeon и NVidia nForce3 Go 150

А теперь о настоящем козыре, припрятанном в рукаве у Transmeta: новый процессор является "системой на кристалле" и включает в себя контроллеры DDR 400, AGP 4x и HyperTransport (восьмибитная с пропускной способностью 1,6 GBps). Фактически вся функциональность северного моста поместилась на площади 119 мм2. Чип выполнен по 0,13-микронной технологии. Планируются скорый переход на допуск 90 нм (будут использованы разработки Fujitsu) и уменьшение площади до 68 мм2.

Результатом альянса с NVidia стал анонс сверхкомпактного двухчипового решения с nForce3 Go 150 в роли южного моста. Набор требует только 40% площади материнской платы от того, что занимает Centrino, и при всей экономичности обеспечивает практически идентичный список возможностей, в том числе USB 2.0, Ethernet, Serial ATA и, естественно, интегрированную графику.

Помимо всего, вы уже, наверное, догадались, что Efficeon получил поддержку инструкций SSE2, и это позволило назвать его полностью совместимым с Pentium 4. Относительно высокая скорость работы объясняется наличием нового интерпретатора команд x86 (ПО программного морфинга, согласно терминологии Transmeta), оптимизирующего код на 4 стадиях. В новом варианте процессора возможно даже спекулятивное исполнение. Анонсирована также вторая версия фирменного программного решения по управлению энергопотреблением чипа под названием LongRun 2.

В настоящий момент компания предлагает Efficeon с рабочими частотами от 1 GHz (5 Вт) до 1,4 GHz (14 Вт). Существует две модификации процессора: недорогая с L2-кэшем 512 KB и стандартная с 1 MB. В следующем году будут освоены 90-нанометровая технология и частоты до 2 GHz (25 Вт).

VIA C5P -- тише едешь...

Двухпроцессорная плата на базе VIA C5P

Новые процессоры серии Cx представила и компания VIA, а точнее, ее подразделение Centaur. Решение, продемонстрированное на Microprocessor Forum, во многом продолжает традиции своих предшественников, в частности широко разрекламированного C3. Главная задача компании -- создание чипов с минимальным тепловыделением и энергопотреблением. Впрочем, как всегда, им не удалось полностью достигнуть своей цели, но представленный процессор под названием C5P (кодовое наименование -- Nehemia) оказался "крепким середняком". Этот на сегодня самый миниатюрный, согласно утверждению VIA, x86-совместимый чип будет продвигаться на рынке под маркой VIA Eden-N.

Первое, что следует отметить, -- выросли все количественные показатели: увеличена тактовая частота (на текущий момент -- до 1,0 GHz), также поднята частота внешней шины (FSB) до 200 MHz. Правда, архитектура шины прежняя, заимствованная еще у Pentium III, но сие не исключает поддержки DDR-памяти. Естественно, поднялась производительность, что, однако, не позволило новичку дать отпор Intel Pentium M, который опережает продукт VIA по всем тестам. Процессор выпускается по технологии 0,13 мкм, но к началу 2004 г. планируется перейти к более прогрессивным стандартам. Например, следующий C5 с индексом I (C5I) уже готовится к премьере, намеченной на конец 2003 -- начало 2004 г., и будет выпускаться на основе 90-нанометровой технологии, а работать на частоте 2 GHz. Но даже сейчас, при своих 20,4 млн. транзисторов, C5P имеет на 10% меньшую площадь, нежели ближайший старший родственник, а именно 47 мм².

Тепловыделение достаточно низко (на уровне Intel Pentium M), чтобы C5P можно было эксплуатировать без вентилятора. При использовании прогрессивной методики монтажа nano-BGA микросхема станет едва ли не оптимальным выбором для проектирования портативной техники. VIA не поскупилась также на новый тип материнской платы Nano-ITX. Не менее впечатляющим экспонатом выглядела демонстрационная двухпроцессорная (!) плата на C5P. Единственное, что остается под вопросом, -- цена, не абстрактная, а в сравнении с другими соперниками.

Остановимся теперь на умышленно опущенной ранее детали: наличии у этого "середнячка" специального шифровального блока. Да, малые размеры подложки не помешали инженерам VIA Technologies интегрировать в чип полноценный криптопроцессор с небольшим набором команд (AES). Благодаря "этой скромной детали" производительность C5P, по некоторым сведениям, при обработке потоков кодированных или подлежащих кодированию данных, существенно превышает таковую у Pentium 4. Гигагерцевый вариант способен "пропустить через себя" до 12,5 Gbps данных, в то время как трехгигагерцевый конкурент от Intel едва справляется с потоком 1,2 Gbps.

Ощутимая разница достигается путем некоторых жертв: криптопроцессор C5P частично утилизирует мощности, отведенные для эмуляции поддержки SSE-инструкций. Поэтому параллельного исполнения мультимедийных и криптокоманд быть не может. Вдобавок у менеджеров VIA, вероятно, прибавится головной боли вследствие необходимости получения лицензий при осуществлении продаж в некоторые страны.

VIA Eden-N стал самым миниатюрным x86-совместимым процессором

Подведем краткие итоги. Процессоры с несколькими ядрами на единой подложке, многопоточность с переключением по событиям и блочные чипы -- вот "нерв нашего времени". Практически все производители двигаются в направлении, заданном Chameleon Systems и немецким чипом XPP еще несколько лет назад. Ничего неожиданного, но много интересного.

Ready, set, buy! Посібник для початківців - як придбати Copilot для Microsoft 365