+11 голос |
Компанія Intel провела демонстрацію можливостей своєї технології упакування модулів у складі процесора. За заявою виробника, цей підхід дозволить довести кількість транзисторів у такому чіпі до трильйона до 2030 року.
При створенні упакування конструктори Intel використовують такі її розробки, як EMIB (embedded multi-die interconnect bridge) та Foveros - технології, що дозволяють з'єднувати кілька мікросхем у корпусі пліч-о-пліч (EMIB) або укладати їх один на одного у тривимірному вигляді (Foveros).
"У міру розвитку закону Мура традиційне масштабування сповільнювалося", - каже Енн Келлехер, виконавчий віцепрезидент та генеральний менеджер Intel з розвитку технологій. "Але коли ми починаємо займатися вдосконаленим упакуванням та гетерогенною інтеграцією, це означає, що ми можемо запакувати набагато більше компонентів у даний корпус і в даний продукт".
Технологія упакування Intel також є конкурентною перевагою Intel Foundry Services (IFS).
"Наші замовники з Foundry відзначають, що, по-перше, ми є надійною технологічною компанією, яка має досвід роботи як у галузі стандартного, так і в галузі вдосконаленого упакування", - каже Марк Гарднер, старший директор підрозділу Foundry Advanced Packaging компанії IFS. "А оскільки ми маємо такі масштаби, у нас є можливості та географічна присутність, що робить нас набагато різноманітнішими, ніж деякі постачальники, з якими вони працюють сьогодні".
Примітно, що для демонстрації можливостей упакування чіпів Intel використали майбутній процесор Meteor Lake, до складу якого увійшов модуль оперативної пам'яті Samsung LPDDR5X-7500. Зазначається, що таке рішення за обсягом 16 ГБ може забезпечити пікову пропускну здатність 120 ГБ/с.
+11 голос |