| 0 |
|
На конференції IEDM 2024 компанія imec представила новий 3D-інтегрований прилад із зарядовим зв'язком (CCD), що може працювати як буферна пам'ять із блоковою адресацією для підтримки обчислювальних застосунків, які потребують великих обсягів даних. Робота пам'яті продемонстрована на планарній пробній структурі CCD, яка може зберігати 142 біти. Використання оксидного напівпровідникового матеріалу каналу (наприклад, IGZO) забезпечує досить тривалий час зберігання даних і дає змогу інтегрувати 3D в економічно ефективну архітектуру, подібну до 3D NAND. Imec очікує, що щільність пам'яті 3D CCD значно перевищуватиме межі DRAM.
Нещодавня поява інтерфейсу пам'яті Compute Express Link (CXL) відкриває можливості для нових видів пам'яті, які доповнять DRAM в обчислювальних додатках з інтенсивним використанням даних, таких як AI та ML. Одним із прикладів є буферна пам'ять CXL type-3, що являє собою позачіповий пул пам'яті, який «постачає» різні процесорні ядра великими блоками даних через високошвидкісний комутатор CXL. Цей клас пам'яті відповідає іншим специфікаціям, ніж DRAM з побайтовою адресацією, якій дедалі важче утримувати лінію масштабування вартості за біт.
Як перший крок до реальних реалізацій imec продемонструвала роботу пам'яті на CCD з IGZO на 2D-образному зразку. Планарна структура CCD у цьому 2D-концепті складається з вхідного каскаду, 142 каскадів (кожен з яких складається з чотирьох фазових затворів), кожен з яких може зберігати один біт, і двотранзисторного каскаду зчитування. Запис у регістр CCD здійснюється шляхом інжекції зарядів через вхідний каскад і їхньої послідовної передачі через усі 142 каскади шляхом перемикання напруг на фазових затворах. CCD-регістр зберігається понад 200 с, витримує >1010 циклів без деградації, а швидкість передачі заряду перевищує 6 МГц. Також було продемонстровано можливість багаторівневого зберігання даних у регістрі CCD, що сприяє підвищенню щільності бітів. Технологія CCD на основі заряду широко поширена на ринку датчиків зображень, вона добре відома, надійна і може працювати при низькій напрузі, що сприятливо позначається на енергоспоживанні.
Маартен Росмеулен (Maarten Rosmeulen), програмний директор з пам'яті в imec, зазначив: «Реальна цінність пропонованої буферної пам'яті полягає в її здатності бути інтегрованою в 3D NAND моду, з CCD-реєстрами на основі IGZO, інтегрованими у вертикально вирівняні заглушки - концепція, яку ми пропонуємо вперше. Виходячи з того, що можливо з NAND Flash сьогодні (тобто можливість обробки 230 шарів), ми вважаємо, що наша 3D-буферна пам'ять вже зараз може забезпечити в п'ять разів більшу щільність бітів, ніж та, яку (2D) DRAM, як очікують, запропонує у 2030 році. Наразі ми вивчаємо реальні 3D-реалізації з обмеженим числом рядків слів».
Стратегія охолодження ЦОД для епохи AI
| 0 |
|
