TSMC розширює свою 3-нанометрову технологію

На організованій TSMC конференції 2023 North American Technology Symposium компанія представила плани розвитку використовуваної нею зараз технології N3 з допуском 3 нм. Передбачається, що вона буде експлуатуватися ще досить довго і призначена для тих клієнтів, кого влаштовує технологія FinFET, що застосовується в ній.

Тепер сімейство техпроцесів N3 включає декілька модифікацій: базовий N3 (або N3B), N3E зі зниженою вартістю, N3P з підвищеною продуктивністю і щільністю мікросхем та N3X з вищими допусками по напрузі.

Вузол N3 має до 25 шарів EUV, при цьому TSMC використовує подвійний шаблон EUV на деяких з них, щоб забезпечити вищу щільність логіки та транзисторів SRAM, ніж у N5. Щаблі EUV загалом дорогі, а подвійна схема EUV ще більше збільшує ці витрати, тому очікується, що цей виробничий процес використовуватиметься лише невеликою частиною замовників, які не так стурбовані необхідними високими витратами.

Своєю чергою, вузол N3E використовує до 19 шарів EUV і взагалі не передбачає застосування подвійної структури EUV, що знижує його складність та вартість. Компроміс полягає в тому, що N3E пропонує нижчу логічну щільність, ніж N3, і має той же розмір комірки SRAM, що і вузол TSMC N5, що робить його дещо менш привабливим для тих клієнтів, які прагнуть збільшення щільності. В цілому, N3E обіцяє ширше вікно процесу та вищу продуктивність, які є двома важливими показниками у виробництві мікросхем.

Ще одна модифікація N3P дозволить розробникам чіпів або збільшити продуктивність на 5% при тому ж витоку, або знизити енергоспоживання на 5% ~ 10% за тих же тактових частот. Новий вузол також збільшить щільність транзисторів на 4% для змішаної конструкції мікросхеми, яку TSMC визначає як мікросхему, що включає до свого складу 50% логіки, 30% SRAM і 20% аналогових схем. За словами представника TSMC, N3P відрізняється підвищеною на 5% продуктивністю порівняно з N3E.

Оскільки N3P є оптичним стисненням N3E, в ньому будуть збережені правила проєктування N3E, що дозволить розробникам мікросхем швидко повторно використовувати IP для N3E на новому вузлі. Отже, передбачається, що N3P стане одним із найпопулярніших вузлів N3 TSMC. Компанія повідомляє, що N3P буде готовим до масового виробництва у другій половині 2024 року.

На розробників CPU та GPU націлюється технологія N3X. За прогнозами, N3X пропонуватиме щонайменше на 5% вищу тактову частоту порівняно з N3P. Це досягається внаслідок того, що вузол стає більш стійким до вищої напруги, що дозволяє розробникам мікросхем підвищувати тактову частоту в обмін на вищий загальний витік.

За твердженням TSMC, N3X підтримуватиме напругу (як мінімум) 1,2 В, що є досить екстремальним значенням для виробничого процесу класу 3 нм. З іншого боку, TSMC прогнозує колосальне збільшення витоку потужності на 250% порівняно з більш збалансованим вузлом N3P. Це підкреслює, чому N3X насправді можна використовувати тільки для процесорів класу HPC, і що розробникам мікросхем необхідно виявляти особливу обережність, щоб тримати під контролем найпотужніші (і енергомісткі) мікросхеми.

Що стосується щільності транзисторів, N3X буде мати ту ж щільність, що і N3P. TSMC не прокоментувала, чи підтримуватиме вона також сумісність правил проєктування з N3P і N3E. Компанія заявляє, що останній вузол сімейства N3 у поточній дорожній карті TSMC буде готовий до виробництва у 2025 році.