Toshiba разрабатывает новый способ конструирования микросхем LSI

Компания Toshiba объявила о разработке технологии, применение которой в конструировании чипов с уровнем детализации 45 нм позволит в 2,6 раза увеличить плотность размещения транзисторов на подложке кристалла, нежели у схем, производимых с использованием 65-нанометровых норм.

Данное заявление прозвучало на симпозиуме VLSI Technology 2008, который прошел 18 июня в Гонолулу, США.

Сообщается, что разработанная технология положительным образом повлияет на производительность схем LSI, а также позволит снизить количество выделяемого тепла и стоимость конечных решений.