Новые разработки Intel продлевают жизнь закона Мура
11 ноябрь, 2003 - 00:00Леонід Бараш
Буквально на прошлой неделе, а конкретнее 5 ноября, исследо-ватели из корпорации
Intel объявили о том, что ими разработаны новые материалы для элементов транзисторов,
а именно для диэлектрика затвора и самого затвора, использование которых поможет
значительно уменьшить ток утечки и энергопотребление интегральных схем. Внедрение
новых транзисторных технологий позволит продолжить процесс масштабирования транзисторов
(пропорциональное сокращение размеров элементов) и продлить действие закона Мура.
Однако прежде чем переходить непосредственно к описанию разработки Intel, остановимся
на сути проблемы.
|
Роберт Чжоу (Robert Chau),
директор по исследованиям транзисторов Группы технологий и производства
корпорации Intel
|
|
Кен Дэвид (Ken David), директор
по исследованиям компонентов Группы технологий и производства корпорации
Intel
|
В 1965 г. Гордон Мур (Gordon Moore), один из основателей Intel, сделал наблюдение,
что плотность транзисторов в интегральных схемах удваивалась каждый год со времени
их изобретения. Он предположил, что эта тенденция будет иметь место в обозримом
будущем. В последующие годы темп повышения степени интеграции понизился, и плотность
транзисторов стала удваиваться лишь каждые 18 месяцев. Именно это число и принято
в современной формулировке закона Мура.
Что касается уменьшения размеров транзисторов, которое является необходимым условием
для выполнения закона Мура, то оно стало возможным благодаря сделанному Робертом
Деннардом (Robert Dennard) из IBM в 1972 г. открытию, получившему название масштабирования
MOSFET (Metal Oxide Silicon Field Effect Transistor). Основная концепция этого
открытия заключается в том, что если удерживать постоянное значение напряженности
электрического поля при уменьшении размеров MOSFET, то все другие параметры производительности
при этом улучшаются. Это значит, к примеру, что если сократить длину затвора в
n раз и при этом во столько же раз понизить рабочее напряжение (что оставляет
значение напряженности неизменным), время задержки логического элемента также
уменьшится в
n раз.
Поясним наши рассуждения конкретными цифрами. Если взять в качестве исходного затвор 250 нм, то уменьшение его длины в 1,4 раза дает значение 180 нм. Соответственно, управляющее напряжение с 1,8 В снизится до 1,3 В, а время задержки составит 0,7 от этой величины для исходного затвора. Поскольку при сокращении времени задержки цепи рабочая частота транзистора увеличивается, в новом транзисторе она будет выше в 1,43 раза. Так как уменьшение линейных размеров влечет квадратичное уменьшение площади, последняя составит примерно 50% от первоначальной. Это значит, что при сохранении размеров ИС на ней можно разместить вдвое больше транзисторов.
Однако для минимизации транзисторов недостаточно только уменьшать их физические длину и ширину. Необходимо также соответственно масштабировать и другие элементы прибора. Уменьшение длины затвора LG (см. рисунок) требует более тонких боковых стенок XS, менее глубоких истоковых и стоковых переходов XJE и XJC и, что в данном случае является самым важным, -- более тонкого диэлектрика затвора (двуокиси кремния) XG. Сегодня при технологических нормах 90 нм его толщина достигает 1,2 нм, что составляет всего 5 атомных слоев. Однако при уменьшении толщины слоя диэлектрика его изоляционные свойства значительно ухудшаются, и ток утечки становится недопустимо большим.
Толщина пленки диэлектрика затвора, требуемая для хорошего управления MOSFET, в действительности обусловливается ее емкостью, которая задается формулой
,
где
k -- диэлектрическая постоянная,
A -- площадь и
t --
толщина. Значение
k для двуокиси кремния составляет 3,9, и если найти другой
материал с более высоким значением этого параметра, то той же емкости на единицу
площади можно достичь при более толстой пленке, и тем самым снизить ток утечки.
Сегодня существует широкое разнообразие пленок со значениями
k выше
,
чем у двуокиси кремния, начиная от
7 для
Si3N4 до
1400 для
Pl-La-Ti (PLT). Спрашивается, так в чем же дело?
|
Схема полевого транзистора
|
|
Поперечное сечение транзистора
(снимок сделан с помощью электронного микроскопа)
|
К сожалению, многие из этих пленок при соединении с кремнием теряют термодинамическую
устойчивость, а также ряд необходимых для производства транзисторов свойств, таких,
как высокое напряжение пробоя, низкую плотность примесей, хорошую адгезию, термостойкость
и другие. Поэтому для изготовления затвора необходимо использовать отличный от
поликремния материал. По многим причинам более эффективным оказывается сочетание
диэлектрической пленки с высоким значением
k и металлического затвора (high-k/metal-gate).
Именно это и удалось успешно реализовать исследователям из Intel. Применив новый
сплав для изготовления затвора, они продемонстрировали высокопроизводительные
транзисторы PMOS и NMOS со стеками high-k/metal-gate. Транзисторы имеют физическую
длину затвора 80 нм и толщину изолятора около 1,4 нм. По мнению разработчиков,
эта технология позволит осуществить переход на технологические нормы 45 нм.
Подробности о новых материалах для транзисторов корпорация Intel представила 6 ноября на Международном семинаре по диэлектрикам затвора в Токио.